(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-153597

(43)公開日 平成9年(1997)6月10日


(51) Int. Cl. 6	識別記号		FΙ						
HO1L 27/108	H01L 27/10			651					
21/8242	1					451			
H01G 4/33				37/02					
H01L 27/10	451	21/316			G				
21/8247			H01G	4/06		102			
		審査請求	未請求	請求	項の数 8	OL	(全14頁)	最終頁に続く	
 (21)出願番号	特願平8-36041		(71)出	願人	00000504	.9			
			i		シャーブ	株式会	社		
(22)出願日	平成8年(1996)2月23日	:		大阪府大	阪市阿	倍野区長池町	J22番22号		
			(72)発	明者	牛久保	真帆			
(31)優先権主張番号	特願平7-247509	大阪府大阪市				阪市阿	阿倍野区長池町22番22号 シ		
(32)優先日	平7(1995)9月26日				ャープ株	式会社	内		
(33)優先権主張国	日本 (JP)	'(72)発	明者	伊藤 康	幸				
			大阪府大阪市阿倍野区長池町22番22号				「22番22号 シ		
					ャープ株	式会社	内		
			(72)発	明者	横山 誠				
			i		大阪府大	阪市阿	倍野区長池町	「22番22号 シ	
					ャープ株		内		
	·		(74)代	理人	弁理士	梅田 丿	勝		
			i					最終頁に続く	

(54) 【発明の名称】強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子

(57)【要約】

【課題】 本発明は、成膜温度の低温化及び短時間化、リーク電流の低減、製造プロセスの簡略化が可能なBi系層状構造化合物から成る強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子を提供することを目的としている。

【解決手段】 基板上に下部電極層と強誘電体薄膜と上部電極層とを順番に備える強誘電体薄膜素子の製造方法において、基板上に形成された前記下部電極層の表面に金属を含む前駆体溶液を塗布する工程(S10)と、塗布された前駆体溶液を加熱して溶媒のみを除去して乾燥する工程(S11)と、乾燥された前駆体を加熱して強誘電体薄膜を形成する第1の熱処理工程(S13)と、強誘電体薄膜上に上部電極層を形成した後に、1気圧より低いガス圧力雰囲気中にで加熱する第2の熱処理工程(S15)とを含む。



【特許請求の範囲】

【請求項1】 基板上に下部電極層と強誘電体薄膜と上 部電極層とを順番に備える強誘電体薄膜素子の製造方法

基板上に形成された前記下部電極層の表面に金属を含む 前駆体溶液を塗布する工程と、

塗布された前駆体溶液を加熱して溶媒のみを除去して乾 燥する工程と、

乾燥された前駆体を加熱して強誘電体薄膜を形成する第] の熱処理工程と、

該強誘電体薄膜上に上部電極層を形成した後に、1気圧 より低いガス圧力雰囲気中にて加熱する第2の熱処理工 程とを含むことを特徴とする強誘電体薄膜素子の製造方 法。

【請求項2】 前記第2の熱処理工程の雰囲気のガス圧 力が、20 Torr以下であることを特徴とする請求項 1に記載の強誘電体薄膜素子の製造方法。

【請求項3】 前記第2の熱処理工程の雰囲気のガス圧 力が、2Torr以上20Torr以下であることを特 徴とする請求項2に記載の強誘電体薄膜素子の製造方 法。

前記第2の熱処理工程の加熱温度が、5 【請求項4】 00℃以上650℃以下であることを特徴とする請求項 1から3のいずれか1項に記載の強誘電体薄膜素子の製 造方法。

【請求項5】 前記前駆体溶液が、金属のカルボン酸塩 及びアルコキシドを成分とすることを特徴とする請求項 1から4のいずれか1項に記載の強誘電体薄膜素子の製 造方法。

【請求項6】 基板上に下部電極層と強誘電体薄膜と上 30 部電極層とを順番に備えた強誘電体薄膜素子において、 前記強誘電体薄膜が、最大結晶粒径が700A以下のビ スマス層状構造化合物から成ることを特徴とする強誘電 体薄膜素子。

【請求項7】 一つのスイッチ用トランジスタと一つの 強誘電体キャパシタとを備えたメモリセルを含む半導体 メモリ素子において、

前記スイッチ用トランジスタが形成された半導体基板上 を覆う第1の絶縁体薄膜と、該第1の絶縁体薄膜を貫き 内部を導電物質で充填されたコンタクトプラグと、該コ 40 ンタクトプラグ上に形成された下部電極と、該下部電極 上に形成された強誘電体薄膜と、該強誘電体薄膜上に形 成された上部電極とを備えたスタック型構造を有し、前 記強誘電体薄膜がビスマス層状構造化合物から成ること を特徴とする強誘電体メモリ素子。

【請求項8】 前記強誘電体薄膜を成すビスマス層状構 造化合物が、Sr及びBiを含み、Ta又はTiの少な くともいずれか一方を含む化合物であることを特徴とす る請求項7に記載の強誘電体メモリ素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリ素子、焦電 センサ素子、圧電素子等に用いられる強誘電体薄膜素子 の製造方法、強誘電体薄膜素子、強誘電体メモリ素子に 関するものである。

2

[0002]

【従来の技術】強誘電体薄膜は、自発分極、高誘電率、 電気光学効果、圧電効果、及び焦電効果等の多くの機能 をもつので、広範なデバイス開発に応用されている。例 10 えば、その焦電性を利用して赤外線リニアアレイセンサ に、また、その圧電性を利用して超音波センサに、その 電気光学効果を利用して導波路型光変調器に、その高誘 電性を利用してDRAMやMMIC用キャパシタにと、 様々な方面で用いられている。

【0003】それらの広範な応用デバイス開発の中で も、近年の薄膜形成技術の進展に伴って、半導体メモリ 技術との組み合わせにより、高密度でかつ高速に動作す る強誘電体不揮発性メモリ(FRAM)の開発が盛んで ある。強誘電体薄膜を用いた不揮発性メモリは、その高 速書き込み/読み出し、低電圧動作、及び書き込み/読 み出し耐性の高さ等の特性から、従来の不揮発性メモリ の置き換えだけでなく、SRAMやDRAMに対する置 き換えも可能なメモリとして、実用化に向けの研究開発 が盛んに行われている。

【0004】このようなデバイス開発には、残留分極 (Pr) が大きくかつ抗電場 (Ec) が小さく、低リー ク電流であり、分極反転の繰り返し耐性の大きな材料が 必要である。さらには、動作電圧の低減と半導体微細加 工プロセスに適合するために膜厚200nm以下の薄膜 で上記の特性を実現することが望ましい。

【0005】そして、これらの用途に用いられる強誘電 体材料としては、PZT(チタン酸ジルコン酸鉛、Pb (Ti, Zr) O₂) に代表されるペロブスカイト構造 の酸化物材料が主流であった。ところが、PZTのよう に鉛をその構成元素として含む材料は、鉛やその酸化物 の蒸気圧が高いため、成膜時に鉛が蒸発してしまい膜中 に欠陥を発生させたり、ひどい場合にはピンホールを形 成する。この結果、リーク電流が増大したり、更に分極 反転を繰り返すと、自発分極の大きさが減少する疲労現 象が起こるなどの欠点があった。特に、強誘電体不揮発 性メモリによるFRAMに対する置き換えを考えると、 疲労現象に関しては、1015回の分極反転後も特性の変 化がないことを保証しなければならないため、疲労のな い強誘電体薄膜の開発が望まれていた。

【0006】これに対し、近年、ビスマス層状構造化合 物材料の研究開発が行われている。ビスマス層状構造化 合物材料は、1959年に、Smolenskiiらによって発見 され (G. A. Smolenskii, V. A. Isupov and A. I. Agranovska ya. Soviet Phys. Solid State, 1, 149(1959)) 、その後、 50 Subbaraoにより詳細な検討がなされた (E.C. Subbarao,

J.Phys.Chem.Solids, 23,665(1962)) 。最近、Carlos A. Paz de Araujoらは、このビスマス層状構造化合物薄膜が強誘電体及び高誘電体集積回路への応用に適していることを発見し、特に10¹²回以上の分極反転後も特性に変化が見られないという優れた疲労特性を報告している(International Application No.PCT/US92/10542)。

【0007】また、強誘電体薄膜の製造方法には、真空蒸着法、スパッタリング法、レーザーアプレーション法等の物理的方法や、有機金属化合物を出発原料とし、これらを熱分解酸化して酸化物強誘電体を得るゾルゲル法 10又はMOD (Metal OrganicDecomposition) 法、MOCVD (Metal Organic Chemical Vapor Deposition) 法等の化学的方法が用いられている。

【0008】上記成膜法の中で、ゾルゲル法又はMOD法は、原子レベルの均質な混合が可能であること、組成制御が容易で再現性に優れること、特別な真空装置が必要なく常圧で大面積の成膜が可能であること、工業的に低コストである等の利点から広く利用されている。

【0009】特に、上記ビスマス層状構造化合物薄膜の成膜方法としては、MOD法が用いられており、従来のMOD法の成膜プロセスでは、下記のような工程で強誘電体薄膜又は誘電体薄膜が製造される(International Application No. PCT/US92/10542, PCT/US93/10021)。

【0010】1)複合アルキシド等からなる前駆体溶液をスピンコート法等で基板上に塗布成膜する工程。

【0011】2)溶媒や1)の工程において反応生成したアルコールや残留水分を膜中より離脱させるために、150℃で30秒から数分間、得られた膜を加熱乾燥する工程。

【0012】3)膜中の有機物成分を熱分解除去するためにRTA(Rapid Thermal Annealing)法を用いて酸素雰囲気中で725℃で30秒間、加熱処理する工程。

【0013】4)膜を結晶化させるために、酸素雰囲気中で800℃で1時間、加熱処理する工程。

【0014】5)上部電極を形成した後、酸素雰囲気中で800℃で30分間、加熱処理する工程。

【0015】なお、所望の膜厚を得るためには、1)か 63)の工程を繰り返し、最後に4)、5)の工程を行 う。

【0016】以上のようにして、強誘電体薄膜又は誘電 40 体薄膜を製造することができる。

[0017]

【発明が解決しようとする課題】しかしながら、上記の ような従来のMOD法による強誘電体薄膜の製造方法に おいて、上部電極を形成する前に結晶化を行う工程(工 程4))による強誘電体薄膜は、650℃以下の焼成温 度ではほとんど結晶化せず、高い残留分極値を得るため には、800℃と極めて高温で、1時間もの長時間加熱 処理する必要があった(International Application N o.PCT/US93/10021)。このため、粒子径が2000A程 50 法において、基板上に形成 に金属を含む前駆体溶液を 前駆体溶液を加熱して溶媒 と、乾燥された前駆体を加 る第1の熱処理工程と、そ 層を形成した後に、1気圧 て加熱する第2の熱処理工

度の大きさの粗な膜になり、リーク電流が増大すると共 に絶縁耐性も低下し、さらに微細加工が困難になること から高集積化には適していなかった。

【0018】また、従来のMOD法においては、一回のスピンコートで得られる膜厚を約1000Å以上にすると、クラックが発生するなどの問題があるため、一回のスピンコートで得られる膜厚を1000Å以下になるように前駆体溶液の濃度を調整していた。従って、約200Åの膜厚を得るためには数回の塗布工程が必要となり、かつ、スピンコーターで一回塗布する毎にRTAでの熱処理が必要となり、素子の製造プロセス上極めて非生産的となっていた。

【0019】一方、強誘電体不揮発性メモリを高集積化 するためには、選択トランジスタと強誘電体キャパシタ をコンタクトプラグで接続し、コンタクトプラグ上に強 誘電体キャパシタを形成したスタック型構造を採用する 必要がある (S.Onishi et al., IEEE IEDM Technical Di gest, p. 843(1994))。ところが、強誘電体薄膜を形成す るための酸素雰囲気中での高温で長時間の加熱処理は、 強誘電体薄膜と電極との界面における相互拡散や、ポリ シリコン等のコンタクトプラグ材料の酸化、コンタクト プラグ材料と下部電極材料や強誘電体薄膜との相互拡散 等によるコンタクト不良や特性劣化を引き起こすなどの 問題がある。このため、高温に長時間耐える電極材料や バリアメタル材料を厚く形成する必要があるが、これに よりキャパシタ部分の段差が大きくなり、素子を高集積 化する場合の障害となっている。従って、キャパシタ全 体の膜厚を薄くして高集積化を図るためには、強誘電体 薄膜は、従来よりも少しでも低温の熱処理で良好な特性 が得られることが望ましい。その目安として、強誘電体 薄膜の熱処理温度は、650℃以下である必要がある。 【0020】本発明は、上記課題を解決するためになさ れたものであって、従来の強誘電体薄膜素子の製造方法 と比べて成膜温度が低温化でき、製造プロセスが簡略化 される強誘電体薄膜素子の製造方法、該製造方法によっ て製造された緻密でリーク電流が低減された強誘電体薄 膜素子、及びスタック型構造を有する強誘電体メモリ素 子を提供することを目的としている。

[0021]

【課題を解決するための手段】上記課題を解決するため、本発明では、基板上に下部電極層と強誘電体薄膜と上部電極層とを順番に備える強誘電体薄膜素子の製造方法において、基板上に形成された前記下部電極層の表面に金属を含む前駆体溶液を塗布する工程と、塗布された前駆体溶液を加熱して溶媒のみを除去して乾燥する工程と、乾燥された前駆体を加熱して強誘電体薄膜を形成する第1の熱処理工程と、その強誘電体薄膜上に上部電極層を形成した後に、1気圧より低いガス圧力雰囲気中にて加熱する第2の熱処理工程とを含んだ強誘電体薄膜素子の製造方法としている。

【0022】さらに、本発明では、上記の強誘電体薄膜素子の製造方法において、第2の熱処理工程の雰囲気のガス圧力を、20Torr以下としている。

【0023】さらに、本発明では、上記の強誘電体薄膜素子の製造方法において、第2の熱処理工程の雰囲気のガス圧力を、2Torr以上20Torr以下としている。

【0024】さらに、本発明では、上記の強誘電体薄膜素子の製造方法において、第2の熱処理工程の加熱温度を、500℃以上650℃以下としている。

【0025】さらに、本発明では、上記の強誘電体薄膜素子の製造方法において、前駆体溶液として、金属のカルボン酸塩及びアルコキシドを成分とするものを用いている。

【0026】また、本発明では、基板上に下部電極層と 強誘電体薄膜と上部電極層とを順番に備えた強誘電体薄 膜素子において、強誘電体薄膜が、最大結晶粒径が70 0Å以下のピスマス層状構造化合物から成ることとして いる。

【0027】また、一つのスイッチ用トランジスタと一つの強誘電体キャパシタとを備えたメモリセルを含む半導体メモリ素子において、スイッチ用トランジスタが形成された半導体基板上を覆う第1の絶縁体薄膜と、その第1の絶縁体薄膜を貫き内部を導電物質で充填されたコンタクトプラグと、そのコンタクトプラグ上に形成された下部電極と、その下部電極上に形成された強誘電体薄膜と、その強誘電体薄膜上に形成された上部電極とを備えたスタック型構造を有し、強誘電体薄膜がビスマス層状構造化合物から成ることとしている。

【0028】さらに、本発明では、上記の強誘電体メモリ素子において、強誘電体薄膜を成すビスマス層状構造化合物を、Sr及びBiを含み、Ta又はTiの少なくともいずれか一方を含む化合物としている。

【0029】上記のように、本発明の強誘電体薄膜素子 の製造方法では、ゾルゲル法又はMOD法による強誘電 体薄膜素子の製造方法において、強誘電体薄膜材料の成 分元素から成る前駆体溶液を基板に塗布して乾燥した 後、従来の膜中の有機物成分を熱分解除去するためのR TA加熱処理工程を省略して、塗布乾燥工程を数回繰り 返して所定の膜厚とし、その後、第1の熱処理工程によ り、有機物を熱分解して除去すると同時に結晶化を行 う。そして、その上に上部電極薄膜を形成した後の第2 の熱処理工程として、1気圧より低いガス圧力雰囲気中 にて十分な時間加熱を行うことによって強誘電体薄膜を 結晶化させている。これにより、本発明によれば、従来 の製造方法と比べて成膜温度の低温化が可能となると共 に、その製造方法によって製造された膜は、粒子径の小 さい緻密な膜となるので、リーク電流が小さく、絶縁耐 性の高いなど、非常に優れた強誘電体薄膜を得ることが できる。

[0030]

【発明の実施の形態】以下、本発明による第1の実施の 形態について、図面を参照して説明する。図1は、本発 明の強誘電体薄膜の製造方法による第1の実施の形態に よる強誘電体薄膜素子の構造を示す断面図である。図1 に示すように、この強誘電体薄膜素子は、n型シリコン 基板1の表面に膜厚200nmのシリコン熱酸化膜2を 形成し、その上に、膜厚30nmのTa膜3、膜厚20 0 nmのPt膜4、膜厚200nmの強誘電体薄膜であ るSrBi,Ta,O,薄膜(以下、SBT薄膜と称す) 10 5、膜厚100nmのPt上部電極6が、それぞれ順次 形成されている。なお、ここで、シリコン熱酸化膜2 は、層間絶縁膜として設けたものであり、これに限定さ れるものではない。また、Pt膜4は、この上に酸化物 膜を形成するので、酸化されにくい電極材料として選択 されたものであって、この他にRuOzやIrOzなどの 導電性酸化物膜などを用いても良い。そして、Ta膜3 は、シリコン熱酸化膜2とPt膜4の密着性を考慮して 用いており、このほかに、Ti膜やTiN膜を用いても 良い。

6

【0031】次に、図1に示す強誘電体薄膜素子の製造 方法について説明する。

【0032】まず、n型シリコン基板1の表面に、膜厚が200nmのシリコン熱酸化膜2を形成する。なお、本実施の形態では、シリコン熱酸化膜の形成方法として、シリコン基板1表面を1000℃で熱酸化することによって形成する。そして、このシリコン熱酸化膜2上に、膜厚が30nmのTa膜3をスパッタ法により形成し、さらにこの上に、厚さが200nmのPt膜4を形成し、これを強誘電体薄膜形成基板として用いる。

【0033】以下、この基板上にSBT薄膜5を形成す るために用いる前駆体溶液の合成方法、及びこの前駆体 溶液を用いて基板上に強誘電体薄膜としてSBT薄膜を 形成する工程を図2の工程図を参照しながら説明する。 【0034】前駆体溶液合成の出発原料として、タンタ ルエトキシド(Ta(OC₂ H₅)ョ)、ピスマスー2-エチルヘキサネート(Bi(CァHュョCOO)ュ)、及び ストロンチウムー2-エチルヘキサネート (Sr (C; H₁; COO) ₂)を使用する。タンタルエトキシドを秤 量し(ステップS1)、2-エチルヘキサネート中に溶 解させ(ステップS2)、反応を促進させるため、10 0℃から最高温度120℃まで加熱しながら撹拌し、3 0分間反応させる(ステップS3)。その後、12℃で 反応によって生成したエタノールと水分を除去する。そ の溶液に20ml~30mlのキシレンに溶解させたス トロンチウムー2-エチルヘキサネートをSr/Ta= 1/2になるように適量加え(ステップS4)、125 ℃から最高温度140℃で30分間加熱撹拌する(ステ ップS5)。その後、この溶液に10mlのキシレンに 50 溶解させたビスマス-2-エタノールをSr/Bi/T

8

a = 1 / 2. 4 / 2になるように適量加え(ステップS 6)、130℃から最高温度150℃で10時間加熱搅拌する(ステップS7)。

【0035】次に、この溶液から低分子量のアルコールと水と溶媒として使用したキシレンとを除去するために、130%-150%の温度で5時間蒸留する。この溶液からダストを除去するために、 0.45μ m径のフィルタで濾過する(ステップS8)。その後、溶液のSrBi...Ta...oo...6の濃度を0.1mo1/1に調整し、これを前駆体溶液とする(ステップS9)。なお、これらの原料は上記のものに限定されるものではなく、溶媒は上記出発原料が十分溶解するものであればよい。

【0036】次いで、上記の前駆体溶液を使用し、以下のような工程で成膜を行う。前述した下部白金電極4を持つ基板上に、上記前駆体溶液を滴下し、20秒間3000rpmでスピン塗布する(ステップS10)。その後、基板を120℃に加熱したホットプレーとに載せ、5分間大気中でペークし乾燥させる(ステップS11)。その際、乾燥を均一に進ませるために温度範囲を100℃~130℃とすることが好ましく、最適な乾燥温度は120℃程度である。これは、この温度範囲より高い温度、例えば150℃で乾燥を行った場合、後述の積層する段階で膜応力によりクラックが発生するので、それを防止するためである。

【0037】その後、完全に溶媒を揮発させるため、ウエハを250℃に加熱したホットプレートに載せ、5分間大気中でベークし焼成する(ステップS12)。この温度は溶媒の沸点以上であって、工程時間の短縮のため250℃~300℃程度の温度で行うことが好ましい。この成膜工程を3回繰り返し、膜厚200nmの強誘電体薄膜を成膜する。

【0038】その後、第1焼成としてRTA法を用い て、大気圧酸素雰囲気中600℃で30分間の熱処理を 行い(ステップS13)、EB (electron beam) 蒸着 法により、膜厚200nmのPt上部電極6をマスク蒸 着した(ステップS14)。この第1焼成においては、 塗布乾燥された強誘電体薄膜中に含まれる有機物の熱分 解除去が行われる。そして、有機物の熱分解除去と同時 に、強誘電体薄膜の結晶化の一部が行われ、一種の核形 成工程として作用するものと考えられる。なお、本実施 の形態では、RTA法を用いて大気圧酸素雰囲気中で熱 処理を行ったが、RTA法以外に通常の熱処理炉を用い ても良いし、雰囲気ガスとしては酸素と窒素、アルゴン 等の不活性ガスとの混合ガスを用いても良い。また、本 実施の形態では、強誘電体特性評価用の電極サイズとし て、Pt上部電極を100μmφの電極としたが、本発 明がこれらの電極形状や電極サイズに限定されるもので はない。

【0039】次に、上部電極形成後、第2焼成(本焼

成)として、RTA法を用い、10Torr酸素雰囲気中で400℃~750℃で、30分の焼成を行う(ステップS15)。この第2焼成は、強誘電体薄膜の完全な結晶化を行うためのものである。なお、本実施の形態はRTA法を用いて10Torr酸素雰囲気中で焼成の形成のであれば通常の熱処理ができるものであれば通常の熱処理炉を用いても良いし、焼成雰囲気としては、酸素以外に窒素アルゴン等の不活性ガスでも良く、また、窒素アルゴン等の不活性ガスでも良く、また、窒素アルゴン等の不活性ガスでも良く、また、窒素アルゴン等の不活性ガスでも良く、ステップS16)。

【0040】図3、図4、及び図5は、上述の製造工程により得られた膜の第2焼成温度に対する強誘電特性を示すグラフである。強誘電特性の測定は、図1に示すタイプのキャパシタに対して、公知のソーヤタワー回路を用いて、印加電圧を3Vとして行ったものである。

【0041】図3は、膜の残留分極Prの値を示すグラフである。第2焼成温度の低下に伴いPrも減少するが、第2焼成温度が600℃でも4μ℃/cm²以上の値が得られている。図4は、この製造方法で作製した膜の抗電界Ecの値を示すグラフであり、500℃以上では第2焼成温度に因らずほぼ一定の値を示している。図5に示す蓄積電荷量3Qは、図3に示したPrと同じように、第2焼成温度に依存して増加し、第2焼成温度が500℃以上では良好な特性を示している。

【0042】図6、図7、及び図8は、第1焼成温度600℃で大気圧酸素雰囲気中で30分間アニールを行い、第2焼成を10Torr酸素雰囲気中600℃で30分のアニールを行った場合の強誘電体特性の印加電圧依存性を示すグラフである。これらのグラフは、図6、図7、及び図8がそれぞれ、Pr、Ec、及びよQの値を示してものであり、これらから、印加電圧の増加に伴い、Pr、Ec、及びよQが印加電圧3V程度から飽和し始めていることを示している。これは、3V以上の印加電圧において、多少の電圧の変化があっても、常に一定の特性が得られることを示しており良好な強誘電体特性であるといえる。

【0043】図9は、第1焼成温度600℃で大気圧酸素雰囲気中で30分間アニールを行い、第2焼成を10 Torr酸素雰囲気中600℃で30分のアニールを行ったサンプルに、電圧3V、周波数1kHzのバルスを印加して、繰り返し分極反転を行った場合の、繰り返し分極反転を行った場合の、繰り返し分極反転回数に対する蓄積電荷量3Qの変化をプロットしたグラフである。2×10¹¹サイクルの分極反転後も蓄積電荷量に全く変化は見られず、不揮発性メモリに応用するのに良好な特性を示す。

【0044】図10は、3V印加時の第2焼成温度に対するリーク電流の変化を示すグラフである。550℃以 50 上では第2焼成温度に因らず6~9×10*A/cm⁴

の値となっており、500℃以下ではリーク電流が大き いが、従来第2焼成温度の低温化の際に問題となったり ーク電流の増加は観られなかった。

【0045】図11は、第1焼成温度600℃で大気圧 酸素雰囲気中で30分間アニールを行い、第2焼成を1 OTorr酸素雰囲気中600℃で30分のアニールを 行った後の膜の表面SEM写真であり、700A以下の 球状の結晶粒から成る緻密な膜となっていることがわか る。また、第2焼成温度が650℃のものでも、第2焼 成温度が600℃のものと同様、700A以下の球状の 10 結晶粒から成る緻密な膜となった。一方、第1焼成温度 600℃で大気圧酸素雰囲気中で30分間アニールを行 い、第2焼成を10Torrの酸素雰囲気中700℃で 30分のアニールを行った場合のSBT膜は、紐状で、 500~5000Aの結晶粒が存在し、第2焼成温度が 750℃のものでは第2焼成温度が700℃のものより 更に大きな結晶粒が存在した。これらのことから、第2 焼成温度の上昇に伴いSBT膜を構成する結晶粒子の最 入結晶粒径が増大し、第2焼成温度が650℃以下にお いて700A以下の球状の結晶粒から成る緻密な膜が形 成できるという結果が得られた。

【0046】 X線回折の結果、500℃以上の第2焼成 温度では、SrBi゚Ta2〇。の多結晶となっていた が、450℃以下では明確な結晶は確認できなかった。

【0047】上記第1の実施の形態の比較例として、従 来の製造方法を用いてSBT薄膜を形成し、図1と同様 の構造を有する強誘電体薄膜素子を、その電気特性の評 価のため製造した。

【0048】図12は、図1に示す強誘電体薄膜素子中 のSBT薄膜5を形成するために用いる前駆体溶液の合 成方法、及びこの前駆体溶液を用いて基板上に強誘電体 **溥膜としてSBT薄膜を形成する従来の工程を示す図で** ある。図2に示す第1の実施の形態の工程と同じ工程に は同一の番号を付してある。

【0049】本比較例における強誘電体薄膜素子の製造 において、前述の第1の実施の形態と異なる点は、SB T薄膜の形成時の第2焼成の工程のみである。すなわ ち、前述の第1の実施の形態と同様にして第1焼成後1 00μmφのPt上部電極6をマスク蒸着したSBT膜 に対して、比較例のものでは、第2焼成として、RTA 法を用い、大気圧酸素雰囲気中で600~750℃30 分の焼成を行った (ステップS20)。

【0050】図13、図14、及び図15は、この比較 例の工程で得られた膜の第2焼成温度に対する強誘電特 性を示すグラフである。強誘電特性の測定は、上記第1 の実施の形態と同様に、図1に示すタイプのキャバシタ に対して、公知のソーヤタワー回路を用いて、印加電圧 を3Vとして行ったものである。

【0051】図13は、膜の残留分極Prの値を示すグ ラフである。第2焼成温度が低下すると、730℃を境 50

にPr値は急激に減少し、700℃以下では2 μ C/c m[®]以下と非常に小さい値となり、600℃ではほとん ど強誘電性を示さかった。これを、前述の第1の実施の 形態と比較すると、第1の実施の形態では4 µ C/c m 『以上のPr値を得るのに第2焼成温度は600℃で可 能であったが (図3参照)、比較例では第2焼成温度7 30℃以上でないと4 μ C / c m³以上のP r 値を得ら れないことがわかる。このことから、同等のPr値を得 るのに、第1の実施の形態の方が比較例のものよりも、 第2焼成温度の低温化を実現できていることが明らかで ある。

【0052】図14は、抗電界Ecの値を示しており、 650℃以上では第2焼成温度に因らずほぼ一定の値を 示している。図15に示す蓄積電荷量δQは、図13に 示したPrと同じように、第2焼成温度730℃を境 に、それ以下の温度になると値が急激に減少している。 【0053】図16は、3V印加時の第2焼成温度に対 するリーク電流の変化を示すグラフである。第2焼成温 度が50℃下がる毎に1桁ずつリーク電流は増加し、6 00℃では低下傾向になるが、600℃のものは強誘電 性をほとんど示さないものである。

【0054】図17は、第1焼成温度600℃で大気圧 酸素雰囲気中で30分間アニールを行い、第2焼成を大 気圧酸素雰囲気中700℃で30分のアニールを行った 後のの膜の表面SEM写真である。この場合のSBT膜 は、紐状で、1500~9000Aの結晶粒の存在が存 在する。

【0055】ここで、結晶粒の大きさについて、前述の 第1の実施の形態のものと本比較例のものと比較する。 前述のとおり、第1焼成温度600℃で大気圧酸素雰囲 気中で30分間アニールを行い、第2焼成を10Tor rの酸素雰囲気中700℃で30分のアニールを行った 場合のSBT膜では結晶粒が500~5000Aであっ たが、本比較例では上記のとおり1500~9000Å であり、第1の実施の形態のもののほうが、比較例のも のよりも小さな結晶粒となっている。このことから、強 誘電性を示す膜において、第2焼成の雰囲気ガス圧力が 異なるだけの条件で形成したこれらのSBT膜の比較に よれば、第2焼成を1気圧より低いガス圧力雰囲気で行 うことにより、膜の緻密化が可能なことが明らかであ る。

【0056】次いで、残留分極Pt値がほぼ同等となる 強誘電体溝膜の結晶粒の大きさについて、前述の第1の 実施の形態のものと本比較例のものと比較する。前述の 第1の実施の形態において、第1焼成温度600℃で大 気圧酸素雰囲気中で30分間アニールを行い、第2焼成 を10Torrの酸素雰囲気中600℃で30分のアニ ールを行った場合のSBT膜では、図3に示したように P r 値が約4. 2 μ C / c m² であり、結晶粒が 7 0 0 A以下であった。一方、比較例において、Pェ値がこれ

とほば同等となるものとしては、第1焼成温度600℃ で大気圧酸素雰囲気中で30分間アニールを行い、第2 焼成を大気圧酸素雰囲気中730℃で30分のアニール を行ったものがPr値=約4.3μC/cm゚であり

(図13参照)、このSBT膜表面を観察した結果その 結晶粒の大きさは1500~9000Aであった。これ らを比較すると、第1の実施の形態のもののほうが、比 較例のものよりも小さな結晶粒となっている。このこと から、ほぼ同等のPr値が得られるSBT膜の比較にお いても、第2焼成を1気圧より低いガス圧力雰囲気で行 10 うことにより、膜の緻密化が可能なことが明らかであ

【0057】X線回折の結果、比較例において、650 ℃以上の第2烷成温度では、SrBiァTa₂〇。の多結 晶となっていたが、600℃以下では明確な結晶化は確 認できなかった。

【0058】以上のように、従来の製造方法では、第2 焼成温度を下げると、Pr、βQ値の急激な減少とリー ク電流の増大が観られ、強誘電体メモリとして使用する には730℃以上の焼成が必要であったが、本発明によ る第1の実施の形態によれば、第2焼成を1気圧より低 いガス圧力雰囲気中で行うことにより第2焼成温度の低 下に伴うPr、SQ値の急激な減少を抑えると共にリー ク電流の増加も抑制できる。それにより、最高焼成温度 650℃以下で強誘電体メモリとして十分な特性が得ら れ、FRAMの高集積化に必要なスタック構造を採用す ることが可能となる。また、本実施の形態の製造方法 は、結晶粒子の粗大化を抑制して、膜の緻密化、表面平 坦化が実現でき、リーク電流の提言が可能となると共 に、微細加工にも適しており、高密度デバイスの製造に 30 適している。

【0059】以下、本発明による第2の実施の形態につ いて、図面を参照しながら説明する。図18は、本発明 による第2の実施の形態である強誘電体メモリセルの要 部断面図である。図18に示すように、本実施の形態の 強誘電体メモリセルは、第1導電型シリコン基板54の 上に、素子間分離酸化膜39と、ゲート酸化膜40と、 第2の導電型不純物拡散領域41と、ポリシリコンワー ド線42と、層間絶縁膜43、44、51、52と、メ モリ部コンタクトプラグ45と、TiNバリアメタル層 40 46と、Pt下部電極47と、強誘電体薄膜48と、P t プレート線49と、TaェOェパリア絶縁膜50と、A 1ビット線53とを備えている。

【0060】次に、この強誘電体メモリセルの製造方法 について、図18に示した構造の強誘電体メモリの製造 方法の例を示す説明図である図19を用いて説明する。 【0061】図19 (a) に示すように、スイッチ用ト ランジスタを公知のMOSFET形成工程により形成 し、層間絶縁膜43で覆った後、ビット線が基板の不純 フィ法とドライエッチング法を用いてコンタクトホール を穿ち、不純物拡散したポリシリコンを埋め込んだ後、 公知のCMP(Chemical Mechanical Polishing)法に より、層間絶縁膜13とボリシリコンプラグ45の表面 を平坦化する。

【0062】次に、図19 (b) に示すように、TiN バリアメタル層46を公知のスパッタ法により膜厚20 0 0 Λ堆積した後、P t 薄膜 4 7 を公知のスパッタ法に より膜厚1000A堆積して下部電極とする。この下部 電極上に、強誘電体薄膜48としてSrBizTagOg 薄膜(以下、SBT薄膜と称す)を形成するのである が、SBT薄膜を形成するために用いる前駆体溶液の合 成方法、及びこの前駆体溶液を用いてSBT薄膜を形成 する工程のうち第1焼成までの工程は、前述の第1の実 施の形態で説明した図2のステップS1からステップS 13までの工程と同じであるので説明を省略する。

【0063】第1焼成後のSBT膜18とPt下部電極 47とTiNパリアメタル層46を公知のホトリソグラ フィ法とドライエッチング法を用いて、3. 0 u m角の 大きさに加工して、図19(b)に示すような形状とす る。ドライエッチングには、ECRエッチャーを用い、 使用したガス種は、SBT膜がArとC 1, とCF, との 混合ガス、Pt下部電極がCュF。とCHFュとCIュとの 混合ガス、TiNバリアメタルがCL゚ガスである。こ の時、SBT膜及びPt下部電極は非常に緻密で平坦で あるので、精密な微細加工が可能であり、CDロスは 0. 1 μ m以下に抑えることができる。

【0064】次に、図19 (c) に示すように、膜厚3 0 0 AのT a.O₅バリア絶縁膜5 0 を公知のスパッタ法 を用いて堆積し、続いて、層間絶縁膜51として膜厚1 500Aのシリコン酸化膜を公知のCVD法にて堆積 し、その後、SBT膜上部に公知のホトリソグラフィ法 とドライエッチング法を用いて、2.0μm角のコンタ クトホールを形成する。

【0065】次に、図19 (d) に示すように、膜厚1 0 0 0 AのP t 上部電極を公知のスパッタ法により形成 し、公知のホトリソグラフィ法とドライエッチング法を 用いて加工してブレート線49とした後、第2の熱処理 として、RTA法を用いて10Torrの酸素雰囲気中 で600℃で30分間の熱処理を行い、SBT膜を結晶 化させた。結晶化させた後のSBT膜の断面はやはり非 常に平滑で緻密であり、強誘電体キャパシタの形状を損 ねることはなかった。また、SBT膜の膜厚を測定した ところ、2000Aであった。

【0066】その後、公知の平坦化技術によりCVD法 を用いて層間絶縁膜52を堆積して平坦化を行い、公知 のポトリソグラフィ法とドライエッチング法を用いてス イッチ用トランジスタのもう一方の不純物拡散領域への コンタクトホールを形成し、公知のAl配線技術を用い 物拡散領域41と接触する部分のみ公知のホトリングラ 50 てビット線53を形成し、図18に示したような強誘電 体メモリセルが完成する。

【0068】図21は、電圧3V、周波数1MHzのパルスを印加して繰り返し分極反転を行った場合の、繰り返し分極反転回数に対する蓄積電荷量&Qの変化をプロットしたグラフである。2×10"サイクルの分極反転後も蓄積電荷量に全く変化は見られず、不揮発性メモリとして良好な特性を示すものである。

【0069】以下、本発明による第3の実施の形態について、図面を参照しながら説明する。第3の実施の形態は、前述の第1の実施の形態と同様の強誘電体薄膜素子について、SBT膜を構成する結晶粒子の最大結晶粒径と蓄積電荷量との関係を説明するものである。

【0070】第3の実施の形態の強誘電体薄膜素子が前述の第1の実施の形態と異なる点は、図1のPt上部電極6の形状を2μm角の複数に分離したものとした点だけであり、それ以外は、SBT膜の形成工程は勿論、構造、製造方法等、第1の実施の形態と全く同じものである。

【0071】図22は、第3の実施の形態のキャパシタ 構造の強誘電体薄膜素子について、2μm角のΡt上部 30 電極の100箇所で測定したときのSBT膜の最大結晶 粒径に対する蓄積電荷量δQのバラツキを示したもので ある。図22において、縦軸は蓄積電荷量δQの標準偏 差(σ)を蓄積電荷量δQの平均値(δQΑνε)で割っ た値を示し、横軸はSBT膜の最大結晶粒径を示す。図 22によれば、最大結晶粒径が1000点より小さい膜 では σ / δ Q Ανε が 1 0 %以下で蓄積電荷量 δ Q のばち つきが非常に小さく、最大結晶粒径が1000A以上の 膜ではσ/βQΑνε値が大きく安定な特性が得られにく いことを示している。したがって、前述の第1の実施の 40 形態で説明したように、第2焼成温度が650℃以下の 場合では、最大結晶粒径が700A以下の緻密な膜が得 られるので、このとき強誘電特性のばらつきがほとんど ない良好なものであることがわかる。このことから、誘 電体キャパシタとして用いるための十分な蓄積電荷量を 持ち、特性のばらつきの少ないSBT膜を得るために は、第2焼成温度は500℃~650℃の範囲であるこ とが好ましい。

【0072】以下、本発明による第4の実施の形態について、図面を参照しながら説明する。第4の実施の形態 50

では、前述の第1の実施の形態の図2のステップS15において、第2焼成(本焼成)として、RTA法を用い、 $1\sim760$ Torr酸素雰囲気中にて、600 $\mathbb C$ で30分の焼成を行ったものであり、それ以外は、素子構造、その他の製造工程等、第1の実施の形態と全く同様のものである。なお、ここで、第2焼成の雰囲気ガス圧力(第2焼成圧力)の範囲を $1\sim760$ Torrとしたのは、1 Torrのときに形成されたSBT膜が強誘電性をほとんど示さなかったのでこれを下限とし、大気圧

【0073】図23、図24、及び図25は、上述の製造工程により得られた膜の第2焼成の雰囲気ガス圧力(第2焼成圧力)に対する強誘電特性を示すグラフである。強誘電特性の測定は、図1に示すタイプのキャバシタに対して、公知のソーヤタワー回路を用いて、印加電圧を3Vとして行ったものである。

10 である760 Torrを上限としたものである。

【0074】図23は、第2焼成の雰囲気ガス圧力(第2焼成圧力)に対する膜の残留分極Prの値を示すグラフである。雰囲気ガス圧力が760Torrではほとんど強誘電性を示さなかったが、それからガス圧が低下するとPr値は増大し、圧力5Torr付近で極大となり、それよりさらに圧力が低下するとPt値は減少する。圧力5Torrのときの残留分極Prは5.5μC/cm²、抗電界Ecは25kV/cmと、強誘電体キャパシタとして十分な特性が得られた。また、図23から、第2焼成の雰囲気ガス圧力(第2焼成圧力)が2Torr~20Torrの範囲であれば、Prは2.5μC/cm²以上となり、十分な強誘電特性を示している。

【0075】図24は、第2焼成の雰囲気ガス圧力(第 2 焼成圧力) に対する膜の蓄積電荷量δQの値を示すグ ラフである。蓄積電荷量δQも残留分極Prと同様、雰 囲気ガス圧力が760Torrから低下すると値は増大 し、圧力5Torr付近で極大となり、それよりさらに 圧力が低下すると値は減少する。圧力5Torrのとき の蓄積電荷量 δ Qは 1 0 . 2 μ C / c m² という優れた 値が得られた。また、一般的にMbitクラスの集積度 の強誘電体メモリであれば、 $5 \mu \text{ C/c m}^1$ 以上の蓄積 電荷量が必要である。したがって、図24から、第2焼 成の雰囲気ガス圧力 (第2焼成圧力) が2 T o r r ~ 2 OTorrの範囲で蓄積電荷量δQが5μC/cm²以 上となっており、この範囲の圧力により製造されたもの であればMbitクラスの集積度の強誘電体メモリとし て必要な蓄積電荷量δQを得ることができる。さらに、 この第2焼成圧力で製造されたSBT膜を観察した結 果、緻密で表面平坦性も良好であることが確認できてい

【0076】図25は、第2焼成の雰囲気ガス圧力(第2焼成圧力)に対する膜の抗電界Ecの値を示すグラフである。第2焼成圧力が2Torr~200Torrの

範囲で、25kV/cm近傍のほぼ一定になっている。 【0077】図26は、第2焼成の雰囲気ガス圧力(第 2 焼成圧力) に対し、3 V印加した時のリーク電流の変 化を示すグラフである。第2焼成圧力がいずれのガス圧 においても、10.7~10.6台の良好な値が得られてい る。

【0078】図27は、第2焼成の雰囲気ガス圧力(第 2 焼成圧力) に対する膜の X 線回折パターンを示す図で ある。図27において、a、b、c、d、e、fはそれ ぞれ第2焼成圧力が760Torr、200Torr、 20Torr, 10Torr, 2Torr, 1Torr のものである。また、図27において、横軸は回折角度 2 θ (deg) であり、縦軸は回折強度 (任意強度) で あるが、縦軸ではそれぞれの第2焼成圧力について回折 強度0となる位置を移動させているものである。そし て、図27中、SBT (008)、SBT (105)、 SBT (110)、及びSBT (200)はSrBi₂ Ta2O。(SBT)による回折ピーク、&-TaO(0 01) 及びs-TaO (001) はs相TaOによる回 折ピーク、Siはシリコン基板による回折ピーク、Pt はPt下部電極による回折ピークを表すものである。

【0079】図27によれば、2Torr~200To rrのものではSBTの多結晶ピーク (SBT (00 8) 、SBT (105) 、SBT (110) 、SBT (200)) が現れており、1 TorrのものではSB TピークはなくTaOのピーク(δ-TaΟ(0 0 3 - TaO(002))が現れている。そして、 760Torrのものでは、SBTピークが非常にブロ ードになっており、アモルファスライクな膜になってい るものと考えられる。このX線回折の観察結果によれ ば、第2焼成の雰囲気ガス圧力としては、2Torr~ 200Torrの範囲において、SBTピークを示す膜 が得られたことがわかる。

【0080】図28は、第2焼成の雰囲気ガス圧力(第 2 焼成圧力) に対する膜組成比の変化を示すグラフであ る。図28は、SBT膜組成はEPMAによる測定した 結果、Ta組成及びSr組成が第2焼成圧力に依存せず ほぽ一定であったのに対して、Bi組成が第2焼成圧力 に依存して変化したので、Bi/Ta及びSr/Taの 組成比をグラフ化したものである。図28によれば、B i/Taの値は、760Torrでは原料仕込量の組成 比(Bi/Ta=2.4/2=1.2)とほぼ同じであ り、2Torrまでは第2焼成圧力の低下に伴い緩やか に減少し、5Torr近傍でストイキオメトリ (Bi/ Ta=1.0) となっている。

【0081】そして、第2焼成圧力が170rrでは、 Bi/Taの値が急激に小さくなっている。このような Bi組成の変化は、第2焼成時にBiの揮発又は電極へ の拡散が起こったことに起因するものと考えられ、この ようなBi組成の大きなずれが第2焼成圧力1Torr 50 す工程図である。

のもので強誘電性がほとんど得られなかった原因である と考えられる。一方、前述のとおり、Ta組成及びSr 組成が第2焼成圧力に依存せずほぼ一定であったので、 Sr/Taもほぼ一定で、原料仕込量の組成比 (Sr/ Ta=1/2=0.5) とほぼ同じであった。

【0082】なお、上述の第1~第4の実施の形態にお いて、強誘電体薄膜の材料としてSBT (SrBi,T a2Oo) を用いたが、材料はこれに限定されるものでは なく、Sr及びBiを含み、Ta又はTiの少なくとも いずれか一方を含む化合物であるSrBi2(Ti, N b) 200 SrBi, Ti, O15 SrBi, (Ti, Z r),Oisが好ましいく、またこれらの他に、SrBiュ Nb2O, Bi, Ti, O12, CaBi2Ta2O, Ba Bi₂Ta₂O₉, BaBi₂Nb₂O₉, PbBi₂Ta₂O 。などのゾルゲル法又はMOD法で成膜可能なビスマス 層状構造化合物材料であれば、本発明は適用可能であ る。

[0083]

【発明の効果】本発明の強誘電体薄膜素子の製造方法に よれば、ゾルゲル法又はMOD法による強誘電体薄膜素 子の製造方法において、強誘電体薄膜材料の成分元素か ら成る前駆体溶液を塗布して乾燥した後、膜中の有機物 成分を熱分解除去するための加熱処理を省略して、塗布 乾燥工程を数回繰り返して所定の膜厚とし、その後、第 1の熱処理工程により強誘電体薄膜を形成した後、第2 の熱処理工程として、1気圧より低いガス圧力雰囲気中 にて加熱することにより、強誘電体薄膜を結晶化させて おり、従来の方法よりも成膜温度の低温化が可能とな る。さらに、本発明の強誘電体薄膜の製造方法により作 30 製された膜は、粒子径の小さい緻密な膜となり、リーク 電流が小さく絶縁耐性の高い強誘電体薄膜を得ることが できる。

【0084】より詳細には、従来の製造方法のおいて6 50℃以下の焼成温度ではほとんど結晶化しない上に、 強誘電体メモリとして必要な特性を得るためには730 ℃以上の焼成が必要であったが、本発明の製造方法では 従来の製造方法より100℃以上の低温化が可能とな り、600℃という低温の焼成温度でもメモリとして十 分な特性が得られるので、強誘電体メモリのスタック構 造を用いた集積化が可能となる。

【0085】また、本発明の強誘電体薄膜素子の製造方 法により作製された薄膜は、結晶粒子の粗大化を抑制し て膜の緻密化、表面平坦化が実現でき、微細加工にも適 しているので、より高密度なデバイスの製造が実現でき

【図面の簡単な説明】

【図1】本発明による強誘電体薄膜素子の第1の実施の 形態の断面図である。

【図2】図1の強誘電体薄膜素子の製造工程の一部を示

【図3】図1の強誘電体薄膜素子の第2焼成温度に対する残留分極Prの変化を示すグラフである。

【図4】図1の強誘電体薄膜素子の第2焼成温度に対する抗電界Ecの変化を示すグラフである。

【図5】図1の強誘電体薄膜素子の第2焼成温度に対する蓄積電荷量8Qの変化を示すグラフである。

【図 6 】図 1 の強誘電体薄膜素子の印加電圧に対する残留分極 P r の変化を示すグラフである。

【図7】図1の強誘電体薄膜素子の印加電圧に対する抗電界Ecの変化を示すグラフである。

【図8】図1の強誘電体薄膜素子の印加電圧に対する蓄 積電荷量 δ Qの変化を示すグラフである。

【図9】図1の強誘電体薄膜素子の疲労特性を示す図である。

【図10】図1の強誘電体薄膜素子の第2焼成温度に対する3V印加時のリーク電流の変化を示すグラフである。

【図11】図2の製造方法で第1焼成温度を600℃、 第2焼成温度を600℃として製造した膜の表面のSE M写真である。

【図12】従来の強誘電体薄膜素子の製造工程の一部を 示す図である。

【図13】従来の強誘電体薄膜素子の第2焼成温度に対する蓄積電荷量δQの変化を示すグラフである。

【図14】従来の強誘電体薄膜素子の第2焼成温度に対する抗電界Ecの変化を示すグラフである。

【図15】従来の強誘電体薄膜素子の第2焼成温度に対する抗電界Ecの変化を示すグラフである。

【図16】従来の強誘電体薄膜素子の第2焼成温度に対する3V印加時のリーク電流の変化を示すグラフである。

【図17】従来の製造方法で第1焼成温度を600℃、 第2焼成温度を600℃として製造した膜の表面のSE M写真である。

【図18】本発明による第2の実施の形態の強誘電体メモリの断面図である。

【図19】図18の強誘電体メモリの製造工程の一部を 示す断面図である。

【図20】図18のSBT強誘電体メモリに3Vの電圧

を印加したときのヒステリシスループを示すグラフである。

【図21】図18のSBT強誘電体メモリの疲労特性を示すグラフである。

【図 2 2】本発明による第 3 の実施の形態の強誘電体薄膜素子の強誘電体薄膜の最大結晶粒径に対する蓄積電荷量 δ Q の標準偏差 (σ) を蓄積電荷量 δ Q の平均値 (δ Q α ν ε) で割った値の変化を示すグラフである。

【図23】本発明による第4の実施の形態の強誘電体薄 10 膜素子の第2焼成の雰囲気ガス圧力(第2焼成圧力)に 対する膜の残留分極Prの変化を示すグラフである。

【図24】第4の実施の形態の強誘電体薄膜素子の第2 焼成の雰囲気ガス圧力(第2焼成圧力)に対する蓄積電 荷量δQの変化を示すグラフである。

【図25】第4の実施の形態の強誘電体薄膜素子の第2 焼成の雰囲気ガス圧力(第2焼成圧力)に対する抗電界 Ecの変化を示すグラフである。

【図26】第4の実施の形態の強誘電体薄膜素子の第2 焼成の雰囲気ガス圧力(第2焼成圧力)に対する3V印 20 加時のリーク電流の変化を示すグラフである。


【図27】第4の実施の形態の強誘電体薄膜素子のSB T膜の第2焼成の雰囲気ガス圧力(第2焼成圧力)に対 する膜のX線回折バターンを示す図である。

【図28】第4の実施の形態の強誘電体薄膜素子のSB T膜の第2焼成の雰囲気ガス圧力(第2焼成圧力)に対 する膜組成比の変化を示すグラフである。


【符号の説明】


- 1 S i 基板
- 2 S i O₂
- 30 4 下部電極層
 - 5、48 強誘電体薄膜
 - 6 上部電極層
 - 41 第2導電型不純物拡散領域
 - 43、44、51、52 層間絶縁膜
 - 45 メモリ部コンタクトプラグ
 - 47 下部電極
 - 49 プレート線
 - 54 第1導電型シリコン基板

【図1】




【図18】







BEST AVAILABLE COPY




【図11】




【図16】




【図10】




【図12】





【図17】




【図19】












[図21]




[図20]




[図22]




[図23]




【図24】



【図25】




【图26】




【図27】









フロントページの続き

(5)	l)I	nt	. (C1.6	
	Н	0	1	L	29/788
					29/792
					37/02
					41/09
					41/187
11	LI	Λ	٦.	T	01/010

識別記号 庁内整理番号

FΙ H 0 1 L 29/78

技術表示箇所 3 7 1

41/08 41/18

101B

// H O 1 L 21/316

(72)発明者 松永 宏典

大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

(72)発明者 木場 正義

大阪府大阪市阿倍野区長池町22番22号 シ ヤープ株式会社内